科普小窗口
爱泽旋转编码器
旋转编码器目前已经广泛地被运用在各种工业自动化系统中，这类编码器其中一种常见的用途，就是电动机具，其将编码器连接到旋转轴，并向控制系统提供回馈资讯。
编码器的主要用途是量测角度位置与转速，另外还配备像是系统诊断与参数设定等常见功能。图1所显示为一个马达控制讯号链，其利用RS-485收发器与微处理器来连结绝dui值编码器(ABS encoder)受控端以及工业伺服驱动器主控端，以建构出交流马达的封闭迴路控制机制。
伺服驱动器与绝dui值编码器之间的RS-485通讯链路通常需要高达16MHz的资料传输率，以及低传输延迟的时序。RS-485线路长可佈线到50公尺，有些情况下，甚至还会延长到150公尺。马达控制编码器对于资料通讯而言是属于挑战性的环境，因为电气杂讯以及长线路都会影响RS-485讯号的完整性。
本文以亚德诺半导体(Analog Devices)的50Mbps(25MHz) ADM3065E RS-485收发器以及ADSP-CM40x混合讯号控制处理器为例，探讨编码器可为马达控制应用带来的关键优势。
图1：使用RS-485连结绝dui值编码器受控端与伺服驱动器主控端，建构交流马达的封闭迴路控制机制
ADM3065E RS-485收发器是专门设计以用来在如马达控制编码器这类严苛环境中提供稳定运行的能力，另外，其还提供杂讯免疫力以及(IEC) 61000-4-2静电放电(ESD)的耐受力。
杂讯免疫力
RS-485传讯机制具有平衡、差动以及杂讯免疫力等特性。在RS-485双绞线中，系统杂讯会同等地藕合到两条线中。其中一个讯号会与另一个讯号反相，而藕合到RS-485汇流排的电磁场则会相互抵销，如此一来，就会降低整个系统的电磁干扰(EMI)。此外，增强后的ADM3065E 2.1 V驱动电压让通讯达到更高的讯号噪讯比(SNR)。
另外还可运用ADuM141D轻易为ADM3065E增加讯号隔离机制。ADuM141D是一颗採用Analog Devices iCoupler技术的四通道数位隔离器。ADuM141D能在高达150 Mbps的资料传输率下运行，因此适合搭配50Mbps的ADM3065E RS-485收发器(如图2所示)一起运作，运用能量直接注入(DPI)技术量测元件拒斥杂讯的能力，这些杂讯通常会注入到电源供应器或输入针脚。ADuM141D採用的隔离技术已针对DPI IEC 62132-4标准的规范进行测试。ADuM141D在杂讯免疫力方面的性能超越其他类似产品。此外，ADuM141D在频率方面维持效能，反观其他隔离产品在200MHz到700MHz频带区间则会经常出现位元错误。
图2：讯号隔离，传输率达50Mbps的RS-485解决方案简图
IEC 61000-4-2 ESD性能
编码器和马达驱动器之间暴露，是RS-485接点与缆线上的静电放电是一项常见的系统危险。系统层级的IEC 61800-3标准在EMC免疫力方面，则针对可调速电子功率驱动系统规定了必须具备低±4kV接触/±8kV空气的IEC 61000-4-2 ESD静电放电防护能力。而ADM3065E的防护性能超越上述规范，其可达到±12kV接触/±12kV空气的IEC 61000-4-2 ESD防护能力。
图3显示IEC 61000-4-2标准规范8kV接触放电电流的波形对比人体模型(HBM)静电放电8kV波形。图4显示两项标准相互不同波形与尖峰电流。IEC 61000-4-2 8kV脉衝的峰值电流为30安培，而对应HBM ESD的峰值电流就低了超过5倍，仅为5.33安培。另一项差异则是启动电压突波(spike)的上升时间，相较于HBM ESD波形的10奈秒，IEC 61000-4-2 ESD的上升时间要快上许多，仅为1奈秒。IEC ESD波形的功率远高于HBM ESD波形。HBM ESD标准规定受测设备(EUT)须进行3次正极放电与3次负极放电测试——相较之下，IEC ESD标准则规定须进行10次正极与10次负极放电测试。相较于其他具备不同等级HBM ESD防护能力的RS-485收发器，符合IEC 61000-4-2 ESD规范的ADM3065E则更适合用在各种条件严苛的环境中。
图3：在8kV的IEC 61000-4-2 ESD波形，对比在8kV的HBM ESD波形
EnDat通讯协定
编码器可採用许多通讯协定，像是EnDat、BiSS、HIPERFACE、以及Tamagawa。这些编码器通讯协定虽然存在差异，但在实作方面也有许多相似处。这些通讯协定的介面都属于串列式双向管线，并符合RS-422或RS-485电气规格。虽然硬体层面有一些相同点，但每种通讯协定所需要的软体并不相同。每种协定的通讯协定堆叠以及所需的程式码都不一样。本文则专为探讨EnDat 2.2介面在主控端的硬体与软体实作。
延迟的影响
延迟可分为两类：类是线路的传输延迟，第二则是收发器的传输延迟。光速以及线路的介电常数决定了线路延迟的多寡，通常会介于6ns/m至10ns/m之间。当总延迟超过时脉週期的一半，主控端与受控端之间的通讯就会中断。此时设计者可拥有以下选择：
✔调低资料传输率
✔减量传输
✔在主控端执行延迟补偿
第三个选项所指的是补偿线路延迟与收发器延迟，因此可确保系统能用长线路运行高时脉。延迟补偿的缺点则是系统複杂度会因此提高。当系统不可能进行延迟补偿，或者系统使用较短的线路，那麽採用传输延迟较短的收发器，就会发挥显著的价值。低传输延迟不仅让设计者能採用更高的时脉速度，也不必对系统进行延迟补偿。
主控端实作
主控端的实作包含一个串列埠以及一个通讯协定堆叠。由于编码器通讯协定并不相容于像UART这些其他标准连结埠採用的协定，因此大多数通用型微控制器的週边元件都无法使用。反观FPGA的可程式化逻辑功能，除了可用来将专属的通讯埠建置在硬体上，还能支援诸如延迟补偿等各种先进功能。虽然FPGA颇具弹性且能针对应用量身设计，但它也有许多缺点。相较于处理器，FPGA显得太过于昂贵、太耗电、以及上市时程过于冗长。
本文探讨的EnDat介面是採用Analog Devices的ADSP-CM40x进行实作，这款处理器的应用标的锁定各种马达控制装置。除了如脉衝调变(PWM)计时器、类比至数位转换器(ADC)以及sinc函数滤波器等这类马达控制的週边元件外，ADSP-CM40x还支援高度弹性的串列埠(SPORT)。这些SPORT能模拟许多通讯协定，其中包括像EnDat与BiSS在内的编码器通讯协定。由于ADSP-CM40x拥有如此多元的週边元件，因此除了能执行先进马达控制功能，还能连结其他编码器。如此一来就不必再动用FPGA。
测试设定
图4显示EnDat 2.2的测试设定。EnDat受控端是Kollmorgen公司的一款标准伺服关马达(AKM22)，在转轴上装有一个EnDat 编码器(ENC1113)。另外还有三对线组(数据、时脉以及供电)把编码器连到收发器机板。在EnDat实体层上为编码器配置了两个收发器与电源供应器。其中一个收发器用来支援时脉，另一个收发器用来支援数据线。EnDat主控端用的是ADSP-CM40x，另外还混用多个标准型週边元件以及软体。传送埠与接收埠都是用弹性SPORT元件进行实作。
图4：实验设定
EnDat通讯协定规范许多不同长度的讯框(frame)，但这些讯框的处理程序却都相同，如图5所示。首先，主控端会向受控端发出一个指令，接著受控端会处理该指令并执行必要的运算。后，受控端再把结果传回主控端。
图5：EnDat传送/接收程序
传送时脉(Tx CLK)是由处理器ADSP-CM40x产生。由于系统各项延迟的缘故，从编码器送出的资料讯号在送回处理器之前会和传送讯号时脉呈现反相(out of phase)。为补偿传输延迟tDELAY，处理器还会发出一个接收时脉(Rx CLK)，时间点是在发出传送时脉后延迟tDELAY 再发出。让接收时脉和受控端接收资料的讯号同相位，这样的作法能有效补偿传输延迟。
从处理器发出的时脉讯号是属于连续性，而EnDat通讯协定则规定在通讯时，时脉仅套用到编码器。时脉线路(clock line)在所有其他时间则必须维持高位(high)。在经过整整两个时脉週期(2T)之后，主控端会根据Tx DATA指令开始发送时脉讯号。
指令长度为6位元，之后跟著两个0-bit。系统会透过收发器控制数据的传送方向，而处理器在传送讯号时会把Bit Tx/Rx EN设为高位(high)。
当受控端准备回应时，系统会进入等待状态，而主控端则持续执行(apply)时脉，但数据管线则是非运行(inactive)状态。当受控端准备好回应，数据管线在接收资料时就会拉升到高位(high)，随后立即送出回应。主控端在收到n个位元回应后就会将CLK EN讯号设定为低位(low)，藉此停止时脉讯号。在此同时，ENC CLK讯号会切至高位。这种资料流属于半双工模式，组合(combined)数据管线上的传输流即ENC资料。
实验结果
图6显示EnDat系统的测试结果。测试採用的时脉频率为8MHz，延迟补偿则是透过对接收讯号时脉进行相移。图中讯号底部波形是从EnDat主控端发出的指令。这裡显示的指令是发送部位，有两个0，随后跟著6个1，再后面则是两个0。指令长度总共为10个位元。编码器的反应是从上数下来第3个讯号。组合(combined)数据管线则是从上数下来第2个讯号。而图中上面的讯号则是套用到编码器的时脉。
图6：EnDat资料交换
- END -
声明：
- 文章转载自
Jens Sorenson，ADI系統應用工程師；Richard Anslow，ADI產品應用工程師，版权归原作者所有！
- 如有偏颇，欢迎指正！
